設計ミスの事例

ほんに久々にシンセの話題です。
Analog2.0 シンセキットの試作はじわじわと進んでいます。
現在 VCO に着手しておりますが、若干問題につきあたりました。

試作した回路はこんなです。
vco-rev0-wrong.png

さあ、どこが悪いでしょう?これだけでわかったあなた、かなりの達人です。私は気がつきませんでした。わかってりゃまずった設計のまま組み立てないですね。


ヒントはこれです。

vco-rev0-wf-normal.jpg ノコギリ波出力

vco-rev0-wf-clipped.jpg R32 と R33 を絞るとこうなってしまいます。

たてスケールは 2V/div です。なんかクリップしてますね。ちなみにクリップした状態だと IC1 がうんと熱くなります。

そうです、この辺がおかしいですね。
vco-rev0-problem-part.png

R32, 33 を絞ると、Q6 はベース接地回路なので、入力インピーダンスがむちゃ低くオペアンプの出力をみんな吸い込んじゃうんですね。IC1 や Q6 が壊れなくてよかったです。

回路をこんな風に修正したら問題が解決しました。

vco-rev0-fixed.png

教訓:試作品でも製作前のブレッドボードは大事じゃ。忙しくてもせめてシミュレータぐらい使おう。

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です

このサイトはスパムを低減するために Akismet を使っています。コメントデータの処理方法の詳細はこちらをご覧ください